


基于 smic18mmrf 工艺的 8 位 40M 异步 sar ADC 设计

概述:

本设计采用 smic18mmrf CMOS 工艺, 使用栅压自举电路的采样开关, Vcm-based 开关时序上级板采样的 DAC 电容阵列, 两级动态比较器, 异步环路电路, SAR 动态逻辑, DAC 电容开关控制电路, 8 位 DFF, 最后用 8 位理想 DAC 模块将数字码转换为模拟量进行 FFT 分析, 最终实现 40MS/s 采样频率下前仿 ENOB 为 7.837, 后仿 ENOB 为 7.377。

此设计中, 对于非理想因素, 主要考虑 SAR ADC 中 DAC 电容阵列 mismatch, 比较器的失调电压以及噪声的影响。例如, 针对比较器 offset, 虽然最终的结果只是使得共模固定偏移, 不影响 SAR ADC 精度, 但是却限制了输入摆幅, 在多通道 ADC 或有多个比较器应用的需求中, 多个 offset 的失配更是会造成很大的影响, 因此不能忽视这一问题; 而电容阵列 mismatch 也是实际芯片工艺中难以避免的问题, 尤其是当单位电容容值较小时, mismatch 的影响更为显著, 电容阵列的 mismatch 会影响电容上极板电压变化的大小, 从而影响精度。比较器的噪声可能会使比较器产生错误的比较结果, 从而影响精度。

一、顶层电路（cell name:SAR_ADC）




顶层电路包括两个 Bootstrap 开关，两个 CDAC 阵列，一个动态 LATCH 比较器，一个异步环路控制模块 EN_LOOP，一个动态 SAR 逻辑模块，8 个 DFF 用作数据同步输出，两个用 VerilogA 写的理想 DAC 模块用于还原输入电压差分值得到有效位数 ENOB。

二、Bootstrap 开关（cell name:BOOSTRAP）

单 MOS 开关和传输门开关的阻抗线性度不能满足高精度应用要求，通常 ADC 中为了提升采样电阻的线性度，一般采用栅压自举开关 Bootstrap，将开关 MOS 的 V_{gs} 保持为一个恒值。


1. 电路图和的工作原理





一般地，采样开关的精度要比 SAR ADC 分辨率至少大 1 位。工作原理如下：Clks 为低时，MOS 电容充电至 VDD。Clks 为高时，开关管的 VGS 被钳制在 VDD 左右，开关管导通将输入信号传递到输出端（采样）。采样后的保持阶段该模块的输出端电压一直保持最后一个采样到的电压值直到下一次采样。

采样电容使用 MOS 电容以减小版图面积。遇到采样不准确的时候可以增大开关管的尺寸来调整。

2. 差分 Bootstrap 电路仿真 (BOOSTRAP_test)






2pF 负载电容，40MHz 采样速率，仿真有效位数 13.21。

三、CDAC 电容阵列(顶层里)及控制开关（DAC_SW）

1. Vcm-based 结构



本设计采用 Vcm-based 的 CDAC 架构，与单调 DAC 阵列不一样的是，通过引入 Vcm 使得该架构能将冗余电容也加入再分配过程。对于 8 位 Vcm-based 的 CDAC 差分架构来说，单边需要的电容数目为 128。该架构每次切换过程中两组电容阵列的电位都发生了变化，这让共模电平保持在 Vcm。由于是 8 位的 SAR ADC，位数较低，在版图面积允许的前提下没有必要使用桥接式电容阵列。

根据 smic18mmrf 电容失配蒙特卡洛仿真结果，计算出电容失配的最小电容大小约为 31fF。但是由于版图面积的限制，需要减小单位电容大小来减小面积，最终选取单位电容大小为 15fF ($4\mu\times4\mu$)。这样会牺牲一些精度来换取小一些的版图面积。



2.CDAC 开关电路图


采用 VCM-Based 时序，需要的有 Vref、gnd、Vcm，故需要三个开关。



要注意驱动的匹配：DAC 的开关在高位（要驱动较大的电容）处的尺寸也相对要按一定比例增大，同时驱动这个开关管的 MOS 管的尺寸也要增大。差分的一个控制开关的控制信号是相反的，这样才能使得两个差分的上极板电压值不断逼近。

四、比较器模块 (comepare)


1. 双尾电流两级动态比较器电路图




采用双尾电流两级动态比较器，CLK 为低时比较器复位，为高时比较器比较。比较器输出端接 BUFFER 用来调整波形（使比较器的输出是一个明显的 0 或 1）。

2. 比较器仿真 (comepare_test)

比较器的控制信号是由异步环路电路产生的高速控制信号 LATCH（前仿约 900M），因此比较器应要在 900M 的时钟下仍可以正确比较输出结果才算正常工作。下面是比较器这个情况下的仿真：





可以看出比较器在 900M 时钟信号下仍可以正确比较出结果，而且比较器的延迟时间大约为 0.4ns。

五、异步环路控制模块（比较器异步时钟）（EN_LOOP）


1.异步逻辑特点

比较器的高速时钟由 ADC 内部产生，每一位的比较时间不相等。


速度快，异步 sar ADC 采样频率可以高达百兆以上。

精度有限，一般有效位数小于等于 10 位。


2.电路图



3.仿真结果



异步环路电路可以根据比较器的输出结果产生高速的时钟信号，这里是 900M，将该时钟信号（LATCH）输出给比较器作为比较器的控制信号。但是在每一次采样保持周期内，八次比较时比较器输入两端差值大小不一，每一次产生的高速时钟速度也有差异。比如：比较器输入两端电压差值很大时，产生的高速时钟速度就会快些，反之则慢些。这里需要注意的是，在每一次采样保持周期的保持阶段，需要将八次比较进行完，否则会严重影响精度，考



九、版图与后仿真

1.版图匹配


匹配是版图设计中最常见的概念之一，尽管工艺厂加工时器件存在随机失配，但一个匹配性良好的版图仍可以增加芯片流片的成功率。SAR ADC 中 CDAC 电容阵列与比较器的版图设计都需要进行匹配。对于匹配性要求高的 MOS 器件（如比较器输入对管）可以通过下列方法增加 MOS 管的匹配度：

- (1)MOS 管尽量同向，确保电流方向一致；
- (2)采用交叉对称的结构。
- (3)使用 dummy 器件，使 MOS 管周边环境一致。

DAC 中电容阵列版图的匹配对整个 SARADC 的性能起着至关重要的影响，本文采用的单位电容面积为 $4\mu\text{m} \times 4\mu\text{m}$ ，大小为 15fF，在进行 DAC 电容阵列部分的版图设计时可以采用以下方法来增加电容阵列的匹配性。


- (1)需要匹配的电容共质心摆放；
- (2)电容阵列周围摆放 dummy 电容，使需匹配的电容周围环境相似；

2.版图设计



这里栅压自举开关电路中有三个 PMOS 的衬底并没有接到电源上,而是接到了其他两个电位上,因此要将其他两个电位单独做个环用来表示不同的衬底。

8 bit SAR ADC 的核心版图如图所示,SAR ADC 核心版图面积要限制在 $240\mu\text{m} \times 135\mu\text{m}$ 内,采用 smic18mmrf 工艺进行版图设计,主要包括栅压自举开关、DAC 电容阵列、SAR 逻辑、动态比较器、异步环路控制电路以及存储器模块。



整体呈对称排列，需要改进的地方是：整体对称程度不是很高，为了减小 CDAC 电容阵列的面积最外面一层并没有共质心摆放且没有加 dummy 电容。这里需要注意的是：电源线的 IR drop 影响很大，为了减小 IR drop 的影响应该把电源线尽可能做宽一些。

3.整体后仿真结果

版图进行完 DRC、LVS、ANT 检测后进行了寄生参数提取，将提取的寄生参数加入版图的测试电路中便可进行后仿真。DRC 除了金属层密度和封测报错外没有其他错误，LVS 除 ERC 报栅压自举开关电路衬底错误外其余都通过，DRC 和 LVS 都没问题，ANT 检查也通过。

后仿真的结果为 7.377bit 与前仿略有差距，但满足设计需求。